一個關於 DAC Reclock 的想法........

[Erwin Tseng]

自從看過 PRBS 站上有關 DAC Reclock 的文章後, 小弟就很想
再自家 DAC(FAN 702A) 上試試. 最近小弟重新把下面網址的內
容及 CS8414 datasheet 細看一遍後, 就有了一個 reclock 的想
法.....

http://www.govern.com.tw/ph/read.php?f=8&i=4248&t=4248
http://www.diyzone.net/diy/dac/dac60_2.htm

1. 將 cs8414 設為 slave mode
2. 用顆 11.2896 mHz txco 作為 cs8414/ad1853 的 MCK/MCLK
3. 用 74hc393 對 txco 進行 4x 及 256x 除頻以得到 cs8414/ad1853
的 SCK/BCLK 及 FSYNC/LRCLK 所需的頻率

不過小弟才疏學淺, 若此構想有誤謬之處, 還請各方高人不吝指教....

[mtlin12]

我覺得這顆 11.2896 mHz txco 是否為low jitter，關係重大。

[Dream_Reader]

自從看過 PRBS 站上有關 DAC Reclock 的文章後, 小弟就很想
再自家 DAC(FAN 702A) 上試試. 最近小弟重新把下面網址的內
容及 CS8414 datasheet 細看一遍後, 就有了一個 reclock 的想
法.....

http://www.govern.com.tw/ph/read.php?f=8&i=4248&t=4248
http://www.diyzone.net/diy/dac/dac60_2.htm

1. 將 cs8414 設為 slave mode
2. 用顆 11.2896 mHz txco 作為 cs8414/ad1853 的 MCK/MCLK
3. 用 74hc393 對 txco 進行 4x 及 256x 除頻以得到 cs8414/ad1853
的 SCK/BCLK 及 FSYNC/LRCLK 所需的頻率

不過小弟才疏學淺, 若此構想有誤謬之處, 還請各方高人不吝指教....

這不是我提出來的方法嗎?

[Erwin Tseng]

[quote="Dream_Reader"][quote="Erwin Tseng"]自從看過 PRBS 站上有關 DAC Reclock 的文章後, 小弟就很想
再自家 DAC(FAN 702A) 上試試. 最近小弟重新把下面網址的內
容及 CS8414 datasheet 細看一遍後, 就有了一個 reclock 的想
法.....

http://www.govern.com.tw/ph/read.php?f=8&i=4248&t=4248
http://www.diyzone.net/diy/dac/dac60_2.htm

1. 將 cs8414 設為 slave mode
2. 用顆 11.2896 mHz txco 作為 cs8414/ad1853 的 MCK/MCLK
3. 用 74hc393 對 txco 進行 4x 及 256x 除頻以得到 cs8414/ad1853
的 SCK/BCLK 及 FSYNC/LRCLK 所需的頻率

不過小弟才疏學淺, 若此構想有誤謬之處, 還請各方高人不吝指教....[/quote]

這不是我提出來的方法嗎? [/quote]

就是大大一直沒把 reclock 模組生出來, 所以小弟這個三腳貓才想用
low jitter TXCO + 除頻電路來自力救濟........

ps. 要不是再網上爬文時瞄到 DZ 古早的裝機報告, 對邏輯電路
一竅不通的小弟還不知道如何對 SCK & FSYNC 下手.....